超大規(guī)模集成電路動(dòng)態(tài)老煉與測(cè)試服務(wù)范圍

處理器、存儲(chǔ)器、AD/DA、接?芯片等?規(guī)模集成電路、適用于各種封裝（DIP、SOP、BGA、PGA、QFP、PLCC、LCC等）。

超大規(guī)模集成電路動(dòng)態(tài)老煉與測(cè)試檢測(cè)標(biāo)準(zhǔn)

l  GJB597A-1996半導(dǎo)體集成電路總規(guī)范

l  GJB2438A-2002混合集成電路通?規(guī)范

l  GJB548B-2005微電子器件試驗(yàn)?法和程序

l  GJB7243-2011電子元器件篩選技術(shù)要求

l  AEC-Q100 STRESS TEST QUALIFICATION FOR INTEGRATED CIRCUITS

l  MIT-STD-883E TEST METHOD STANDARD MICROCIRCUITS

l  JESD22-A108-A Temperature, Bias, and Operating Life

檢測(cè)項(xiàng)目

相關(guān)資質(zhì)

CNAS

服務(wù)背景

在半導(dǎo)體集成電路國產(chǎn)化、小型化、高集成、高性能要求的趨勢(shì)下，行業(yè)引入了?量新材料、新?藝和新的器件結(jié)構(gòu)，導(dǎo)致集成電路更高的缺陷密度，動(dòng)態(tài)老煉與測(cè)試是保證及提高其可靠性和質(zhì)量?致性的關(guān)鍵?法。

我們的優(yōu)勢(shì)

l  通過對(duì)大規(guī)模集成電路施加特定測(cè)試向量（有效測(cè)試向量），激勵(lì)內(nèi)在缺陷和錯(cuò)誤形成響應(yīng)，并通過電應(yīng)力和熱應(yīng)力的加速，在短時(shí)間內(nèi)讓不良品表現(xiàn)出失效現(xiàn)象，并通過測(cè)試?段予以剔除，以達(dá)到提高?規(guī)模集成電路使?可靠性的?的。

l  超?規(guī)模集成電路測(cè)試是確定或評(píng)估?規(guī)模集成電路的功能和電性能的過程，是驗(yàn)證設(shè)計(jì)、監(jiān)控?產(chǎn)、保證質(zhì)量、分析失效以及指導(dǎo)應(yīng)?的重要?段。特別在集成電路?產(chǎn)后期和使?前期不良率驗(yàn)證過程中，采?適當(dāng)?shù)臏y(cè)試向量和全?動(dòng)化的測(cè)試設(shè)備，可全?快速地識(shí)別不良產(chǎn)品，提?產(chǎn)品的交付可靠性。