Swabian計(jì)數(shù)器TimeTagger系列產(chǎn)品是具有數(shù)據(jù)處理架構(gòu)的時(shí)間數(shù)字轉(zhuǎn)換器，尤其適用于時(shí)間相關(guān)的單光子計(jì)數(shù)、時(shí)間間隔計(jì)數(shù)、符合計(jì)數(shù)和數(shù)字協(xié)議分析

詳細(xì)介紹

Swabian計(jì)數(shù)器

Time Tagger系列產(chǎn)品是具有數(shù)據(jù)處理架構(gòu)的時(shí)間數(shù) 字轉(zhuǎn)換器，尤其適用于時(shí)間相關(guān)的單光子計(jì)數(shù)、時(shí)間間隔計(jì)數(shù)、符合計(jì)數(shù)和數(shù)字協(xié)議分析。Time Tagger 系列為單光子計(jì)數(shù)提供了的功能，您可以毫不費(fèi)力地釋放它們。無論您是使用 Time Taggers 自帶的強(qiáng)大軟件，還是使用 Python、Matlab、LabVIEW 或 C#/C++ 這些編程語言 - 您都可以在幾分鐘內(nèi)啟動(dòng)并運(yùn)行您的實(shí)驗(yàn)。

計(jì)數(shù)器參數(shù)詳情一覽表

計(jì)時(shí)精度	TimeTagger20	TimeTaggerUltra	TimeTaggerX
均方根抖動(dòng)	34ps	8ps(Performance) 42 ps (Value)	2.0ps
均方根抖動(dòng)(高分辨選項(xiàng))		3 / 4 / 6 ps (2 / 4 / 8 HighRes channels)
半峰寬抖動(dòng)	80ps	19 ps (Performance) 100 ps (Value)	4.7ps
半峰寬抖動(dòng)(高分辨選項(xiàng))		7 / 10 / 14 ps (2 / 4 / 8 高分辨選項(xiàng))
數(shù)字分辨率	1ps	1ps	1ps
處理能力
輸入通道	8	4到18	4到18
死區(qū)時(shí)間	6ns	2.1ns	1.5ns
數(shù)據(jù)傳輸率（至計(jì)算機(jī)）	8.5Mtags/s	70Mtags/s	70Mtags/s
數(shù)據(jù)傳輸率（FPGA板間）	-	-	300Mtags/s
猝發(fā)內(nèi)存	8Mtags	512Mtags	512Mtags
zui大輸入頻率	167MHz	475MHz	700MHz
輸入信號
輸入阻抗	50Ω	50Ω	50Ω
輸入電壓	0到3V	-3V到3V	-1.5V到1.5V
zui大輸入電壓	-0.3到5V	-5到 5 V	-3 到3V
觸發(fā)信號電壓	0 到2.5 V	‘-2.5到 2.5 V	’-0.75 到0.75 V
zui小脈沖寬度	1ns	500ps	350ps
zui小脈沖高度	100mV	100mV	100mV
外部時(shí)鐘輸入
頻率	-	10 MHz or 500 MHz	10 MHz or 500 MHz
耦合	-	AC,50 Ω	AC,50 Ω
振幅	-	1 to 3 Vpp	0.5 to 4 Vpp
一般參數(shù)
數(shù)據(jù)傳輸接口	USB2.0	USB3.0	USB 3.0, SFP+
尺寸（長 x 寬 x 高）	145 x 100 x 50	190 x 140 x 60	380 x 480 x 90 (2U)

板載事件過濾器

Time Tagger具有的板載事件過濾器使您在硬件端即過濾掉與測量無關(guān)的輸入信號而無需通過USB傳輸至軟件端，這有效保證了輸入信號的高速傳輸。

無限網(wǎng)絡(luò)能力

用戶可以使用 Time Tagger 的軟件引擎將實(shí)驗(yàn)中獲得的時(shí)間標(biāo)簽流投射到網(wǎng)絡(luò)中。用戶可以像使用 Time Tagger 硬件一樣通過客戶端啟動(dòng)虛擬 Time Tagger，并實(shí)現(xiàn)如硬件 Time Tagger 一樣完整的測量和數(shù)據(jù)處理能力

強(qiáng)大的本機(jī)庫

Time Tagger支持包括python、MATLAB、LabVIEW、C＃、C ++和Mathematica在內(nèi)的多種編程語言和架構(gòu)，您可以利用我們免費(fèi)的本機(jī)庫和代碼示例，個(gè)性化設(shè)計(jì)、操作實(shí)驗(yàn)。

靈活的自定義數(shù)據(jù)采集

Time Tagger使您可以使用輸入通道的任意組合自定義您的測量，您可以使用一個(gè)Time Tagger讀取記錄來自不同硬件的輸入信號，也可以將從一個(gè)輸入通道獲取的信號同時(shí)應(yīng)用于不同的測量。

低延遲FPGA輸出

Time Tagger X 引入了低延遲 FPGA 接口，可以實(shí)現(xiàn)每秒高達(dá) 300 M 標(biāo)簽的傳輸帶寬，可將實(shí)驗(yàn)中獲得的時(shí)間標(biāo)簽傳輸?shù)接脩舻?FPGA 中以實(shí)現(xiàn)更復(fù)雜的數(shù)據(jù)處理。使用我們免費(fèi)的 FPGA 參考設(shè)計(jì)立即開始您的 FPGA 項(xiàng)目。

主要應(yīng)用：